Digital System Overall Flow

1. Digital Device 

• LSI (Large Scale Integration) -> VLSI (Very Large Scale Integration)
• SoC platform(System on a Chip)
  • SoC 이해 및 HW IP Design (SoC_이론) — htaekjung의 블로그 (tistory.com)

SoC 이해 및 HW IP Design (SoC_이론)

• SW(Embedded) + HW 설계

 

2. HW 설계

1) Requirement of Customer

• 시스템의 목적과 요구되는 기능을 명확히 정의
• 시스템의 성능, 전력 소모, 크기 등의 제약 조건 파악
• 시스템의 입출력 인터페이스 정의
• 타 시스템과의 연동 및 통신 방식 결정
• 요구사항 문서 작성 및 검토

2) Design Spec - HW, SW, Architecture Knowledge needed

• High level language(C/C++)
• Floating 설계 -> 성능 평가 -> 세부 Block (Bit precision 설계)
  • 각 하드웨어 블록의 비트 정밀도(Bit precision)를 결정하고, 이를 통해 최적의 하드웨어 성능 달성
• 시스템의 구조, 모듈, 인터페이스 등을 상세히 기술
• 각 모듈의 기능과 동작을 명확히 정의

3) Design Formulation

• 설계 사양을 바탕으로 시스템의 구조를 설계
• 시스템을 계층적으로 분할하여 각 모듈을 설계
• 모듈 간의 인터페이스 정의 및 프로토콜 설계
• 데이터 흐름 및 제어 흐름 설계

4) Design Entry

• Design formulation 단계에서 정의된 설계를 HDL(Hardware Description Language)로 구현
• Verilog, VHDL 등의 HDL을 사용하여 회로 설계
• 각 모듈의 기능과 인터페이스를 HDL로 기술
• 설계의 계층 구조를 HDL로 표현
• HDL 코드 작성 및 검토

5) Functional Verification(기능 검증)

• HDL을 사용하여 설계된 회로의 기능을 시뮬레이션을 통해 검증
• 테스트벤치를 작성하여 다양한 입력 패턴에 대한 동작 검증
• 모듈 간의 인터페이스 및 프로토콜 검증
• 시뮬레이션 결과 분석 및 오류 수정

6) Synthesis

• HDL로 설계된 회로를 게이트 레벨 넷리스트로 변환
• 설계 제약 조건(타이밍, 면적, 전력 등)을 고려하여 최적화 수행
• 사용할 공정 기술에 맞게 셀 라이브러리를 선택
• 게이트 수준 넷리스트 생성 및 검토

7) Implementation

• 합성된 넷리스트를 실제 공정 기술에 맞게 레이아웃으로 변환
• 배선, 클럭 트리 합성, 전력/접지 라우팅 등의 물리 설계 수행
• DRC(Design Rule Check) 및 LVS(Layout Versus Schematic) 검증

8) Timing verification

• 구현된 회로의 타이밍 제약 조건 만족 여부 검증
• STA(Static Timing Analysis)를 통해 회로의 타이밍 성능 분석