Tag
#verilog
#xcelium
#simvision
#fir filter
#questa
#soc 설계
#Digital Design
#quartus
#bus protocol
#gate sizing
#reconfigurable
#warboy
#single cycle processor
#de1-soc
#ip catalog
#bus interface
#차세대반도체학과
#디지털 회로설계
#반도체 회로 설계
#디지털 회로 설계
#full-custom 설계
#dvfs
#furiosa ai
#Power gating
#AHB
#NPU
#RISC-V
#PMOS
#NMOS
#CLOCK GATING
#Quantization
#RNN
#회로 설계
#AMBA
#Digital System Design
#APB
#Transformer
#soc
#경진대회
#Operating System
#POWER
#회로설계
#FSM
#PPA
#CMOS
#attention
#반도체
#VGA
#MIT
#Protocol
#디지털
#Sync