단기강좌 - SoCs and practicing HW IP Design 6

SoC 이해 및 HW IP Design (APB interface with SRAM_심화 실습)

Memory mapped register 구현512 depth x 32 bit의 레지스터 배열을 구현합니다.APB 인터페이스를 통해 레지스터에 액세스할 수 있습니다.InBuf와 OutBuf의 데이터 전송APB 액세스를 통해 InBuf(0x4000~)에 데이터를 쓰고, InBuf에서 OutBuf로 데이터를 전송합니다.이 과정에서 Endian 변환 기능을 수행합니다.Endian 변환 기능 : 데이터의 바이트 순서를 변경하는 기능패킷 크기 설정 및 전송 시작Size 레지스터(0x0004)를 통해 패킷의 크기를 설정합니다.Start 명령(0x0000)을 사용하여 데이터 전송을 시작합니다.인터럽트 생성데이터 전송이 완료되면 인터럽트를 생성합니다.인터럽트 활성화는 0xA000, 인터럽트 펜딩은 0xA004 레지스터..

SoC 이해 및 HW IP Design (APB interface with SRAM_이론 + 실습)

이번 포스트에서는 memory와 mapping 되어 있는 형태의 APB interface를 만들어보려 합니다. 1. Internal ram○ 정의Internal ram은 말 그대로 마이크로컨트롤러나 프로세서 내부에 존재하는 메모리입니다.○ 사용 이유Rate matching - 서로 다른 속도로 데이터를 처리하는 장치들 간에 데이터를 원활하게 전송하기 위해 속도                               차이를 맞추는 과정Input (입력): 데이터를 받는 장치가 데이터를 처리하는 속도보다 더 빠르게 데이터를 전송받을 수 있기에 메모리를 사용하여 받은 데이터를 일시적으로 저장하고, 입력 장치의 속도에 맞추어 데이터를 전달하게 됩니다.Output (출력): 데이터를 전송하는 장치가 데이터를 받는 ..

SoC 이해 및 HW IP Design (APB interface_실습)

SoC 이해 및 HW IP Design (이론_2) (tistory.com) SoC 이해 및 HW IP Design (이론_2)SoC 이해 및 HW IP Design (이론_1) (tistory.com) SoC 이해 및 HW IP Design (이론_1)들어가기에 앞서..아래의 이전 포스트에서 회로 설계의 필요성과 회로설계의 종류에 대해 설명을 했습니다.반도체 공정 &htaekjung.tistory.com ● RTL & Testbench 구현 및 검증 (Lab # 2) IO descriptioniClk & iRsnAPB interface Register (Address: 0x00, 0x04, 0x2000) 0x0000: rApbInAData[31:0] : R/W 0x0004: rApbInBData[..

SoC 이해 및 HW IP Design (Bus interface_이론)

SoC 이해 및 HW IP Design (이론_1) (tistory.com) SoC 이해 및 HW IP Design (이론_1)들어가기에 앞서..아래의 이전 포스트에서 회로 설계의 필요성과 회로설계의 종류에 대해 설명을 했습니다.반도체 공정 & 회로설계 개념 (tistory.com) 반도체 공정 & 회로설계 개념● 목차1. 회로htaekjung.tistory.comSoC 이해 및 HW IP Design (실습_1) (tistory.com) SoC 이해 및 HW IP Design (실습_1)● 목차1. ASIC란?2. SoC란?3. HW IP in SoC4. HW Implementation flow (다음 포스트에 기재)5. Lab #1 (다음 포스트에 기재) 4. HW Implementation flow..

SoC 이해 및 HW IP Design (xcelium&simvision_실습)

4. HW Implementation flowCadence 사의  Xcelium과 Simvision 툴을 사용하기 위해 Mobaxterm이라는 프로그램을 사용했습니다.~/RTL/List : RTL cdoe를 구성하는 모듈 및 파일들 저장~/RTL/Src : 시뮬레이션할 RTL Source code를 나타내는 파일들 저장~/TestBench/List : 테스트벤치 코드를 구성하는 모듈 및 파일들 저장~/TestBench/TbTop : Testbench code files 저장~/TestBench/ Log : 시뮬레이션 로그가 저장됨~/TestBench/Dump : 파형 분석을 위한 VCD(Value Change Dump) 파일 저장됨 이에 대해서는 자세히 아래에서 설명하겠다우선 위의 구조대로 파일들을 폴더..

SoC 이해 및 HW IP Design (SoC_이론)

들어가기에 앞서..아래의 이전 포스트에서 회로 설계의 필요성과 회로설계의 종류에 대해 설명을 했습니다.반도체 공정 & 회로설계 개념 (tistory.com) 반도체 공정 & 회로설계 개념● 목차1. 회로설계 & 웨이퍼/반도체 제조공정의 상호 관계2. 반도체 회로 설계의 종류 1. 회로설계 & 웨이퍼/반도체 제조공정의 상호 관계'삼성전자'가 참 쉽게 알려주는 '반도체 8대공htaekjung.tistory.com 1. ASIC이전 포스트에서 SoC 설계에 ASIC 기술을 사용한다고 했다. 그렇다면 ASIC가 무엇일까?위의 사진에서 볼 수 있듯이 ASIC는 다른 computer architecture에 비해 Flexibility가 낮지만 Energy-efficiency가 높다는 것을 알 수 있다. 다시 말해 ..